(9) BUNDESREPUBLIK **DEUTSCHLAND**

Offenlegungsschrift

₀₎ DE 3443041 A1



PATENTAMT

② Aktenzeichen: P 34 43 041.5 ② Anmeldetag: 26. 11. 84 43 Offenlegungstag: 28. 5.86

(5) Int. Cl. 4: H04N7/13

H 04 N 11/04 H 04 N 11/08 H 04 N 5/21

Behärdensigentum

Anmelder:


Siemens AG, 1000 Berlin und 8000 München, DE

② Erfinder:

Strehl, Herbert, Dipl.-Ing., 8000 München, DE

(A) Verfahren zur Verbesserung der Übertragungsqualität von PCM-codierten Bildsignalen

Bei einem gestörten Übertragungskanal wird die Anzahl der Informationsbits je PCM-Wort verringert und die so gewonnene Übertragungskapazität zur Übertragung von Prüfbits eines fehlerkorrigierenden Codes verwendet. Die Umschaltung auf Fehlersicherungsbetrieb erfolgt automatisch über einen Rückkanal aufgrund von Fehlerratenmessung auf der Empfangsselte.



VPA

Patentansprüche

- Verfahren zur Verbesserung der Übertragungsqualität von Bildsignalen, deren Abtastwerte als PCM-Wörter codiert über einen Videokanal übertragen werden, dad urch gekennzeich net, daß bei einer gestörten Übertragung die Anzahl der Informationsbits (I1-I8) der PCM-Wörter reduziert wird,
- daß mindestens die höchstwertigen Informationsbits (II-I4) durch Prüfbits (P) eines fehlerkorrigierenden Codes gesichert werden, die anstelle von niederwertigen Informationsbits (I8,...) übertragen werden, und daß bei ungestörter Übertragung alle Informationsbits
- 15 (Il-I8) der PCM-Wörter zur Codierung der Abtastwerte verwendet werden.
- Verfahren nach Anspruch 1, dadurch ge-kennzeichnet, daß bei einer stärker gestörten Übertragung empfangsseitig ein Fehlerverdeckungsverfahren zur Reduzierung der sichtbaren Störungen angewendet wird.
- Verfahren nach Anspruch 1 oder Anspruch 2, da –
 d u r c h g e k e n n z e i c h n e t , daß nur die höchstwertigen Bits (Il-I4) der PCM-Wörter durch einen fehlerkorrigierenden Blockcode gesichert werden.
- 4. Verfahren nach Anspruch 3, dadurch ge30 kennzeichnet, daß die PCM-Wörter jeweils
 8 Bits umfassen, daß jeweils die vier höchstwertigen
 Informationsbits (Il-I4) durch einen fehlerkorrigierenden
 Blockcode gesichert werden und daß anstelle des achten
 Informationsbits (I8) ein Prüfbit (P) übertragen wird.
 - 5. Verfahren nach einem der vorhergehenden Ansprüche,

Ansprüche, dadurch gekennzeichnet, daß bei einer beidseitig gerichteten Übertragung eine automatische Umschaltung zwischen fehlerkorrigierenden und ungesicherten Betrieb über einen Rückkanal (RC) in Abhängigkeit von der ermittelten Übertragungsfehlerrate erfolgt.

- 6. Verfahren nach einem der Ansprüche l bis 4, d a d u r c h g e k e n n z e i c h n e t , daß bei einer verteilenden Übertragung eine automatische Umschaltung zwischen fehlerkorrigierendem und ungesichertem Betrieb aufgrund der empfangsseitig ermittelten Übertragungsfehlerraten von einer zentralen Überwachungsstelle erfolgt.
- 7. Verfahren nach Anspruch 5 oder Anspruch 6, da durch gekennzeich net, daß die PCM-Wörter der Randzeichen eines Bildes oder/und Abtastwerte während der Austastlücken gesichert übertragen werden und daß empfangsseitig durch Überprüfen der Coderegel die Übertragungsfehlerrate ermittelt wird.
 - 8. Verfahren nach einem der vorhergehenden Ansprüche, dad urch gekennzeichnet, daß jeweils ein PCM-Wort parallel verarbeitet wird.

25

sind,

- 9. Anordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche, dad urch ge-kennzeichnet, daß sendeseitig für jedes zu sichernde Informationsbit (Il-I4) ein FEC-Codierer (141-144) vorgesehen ist, daß die Prüfbitausgänge der FEC-Codierer (141-144) an Zwischenspeicher (145-148) angeschlossen sind, deren Ausgänge über einen Multiplexer (54) zusammengefaßt
- 35 daß entsprechend der Anzahl der restlichen Informationsbits (I5-I8) Laufzeitglieder (55-58) vorgesehen sind,

- 12 - VPA

die die Laufzeit der FEC-Coder (141-145) aufweisen, daß eine Umschaltvorrichtung (30) vorgesehen ist, über die wahlweise die Prüfbits (P) über den Multiplexer (54) oder die entsprechenden niederwertigsten Informationsbits (18,...) einem Eingang eines Datenmultiplexers (59) zugeführt werden, an dessen übrigen Eingängen die Datenausgänge der FEC-Coder (141-144) und die Ausgänge der Laufzeitglieder (55-58) angeschlossen sind.

10. Anordnung nach Anspruch 9, dadurch gekennzeichnet, daß ein PCM-Coder vorgesehen ist, der an seinen Ausgängen Luminanz- und Chrominanzsignale (Y,U,V) in paralleler Form im Zeitmultiplexverfahren abgibt,
und daß die Ausgänge des PCM-Coders (1) mit entsprechenden Eingängen der FEC-Coder (141-145) und der Laufzeitglieder (55-58) verbunden sind.

Siemens Aktiengesellschaft Berlin und München

Unser Zeichen: 84 P 1946 DE

Verfahren zur Verbesserung der Übertragungsqualität von PCM-codierten Bildsignalen

Die Erfindung betrifft ein Verfahren zur Verbesserung der Übertragungsqualität nach dem Oberbegriff des Patentanspruchs 1.

10

35

Bei der Übetragung von digitalisierten Bildsignalen über kurze Entfernungen kann mit einer sehr niedrigen Bitfehlerrate gerechnet werden, so daß eine Fehlersicherung nicht notwendig erscheint. Bei der Übertragung über größere Entfernungen, über Richtfunk oder über Satellitenstrekken ist jedoch damit zu rechnen, daß die vom CCI empfohlene Bitfehlerquote teilweise überschritten wird. Eine Bitfehlerrate von einmal 10⁻⁶ würde im PCM-codierten 140 Mbit/s Bildkanal (PCM-Pulscodemodulation) bereits deutlich sichtbare Störungen verursachen.

Die Anwendung von Fehlerkorrekturverfahren bei der Übertragung von digitalisierten Bildsignalen ist zwar prinzipiell bekannt, da alle Fehlersicherungsverfahren jedoch eine zusätzliche Übertragungskapazität benötigen werden Korrekturverfahren gegenwärtig noch nicht angewendet.

Aufgabe der Erfindung ist es, ein Verfahren zur Verbesserung der Übertragungsqualität bei PCM-codierten Bildsignalen anzugeben, das die Übertragungsrate nicht oder nur unwesentlich erhöht.

Ausgehend von dem einleitend angegebenen Verfahren wird diese Aufgabe durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Außerdem wird

VPA 84 F 1946 DE

eine vorteilhafte Anordnung zur Durchführung des Verfahrens angegeben.

- Bei dem Verfahren ist besonders vorteilhaft, daß nur bei einem gestörten Videokanal eine zur Fehlerkorrektur (FEC) geeignete Codierung erfolgt. Die Datenrate wird hierbei nicht erhöht, da zur Codierung eines PCM-Wortes dann weniger Bits verwendet werden. Bei einem ungestörten Übertragungskanal steht dagegen die gesamte Übertragungskapazität zur Verfügung um eine optimale Bildauflösung zu erhalten. Bei stärker gestörter Verbindung, bei der auch der Einsatz der Fehlerkorrektur nicht mehr sinnvoll erscheint, kann eines der bekannten Fehlerverdeckungsverfahren angewendet werden.
- 15 Zur Überwachung der Bitfehlerrate kann ebenfalls die Korrektureinrichtung verwendet werden, die beispielsweise in den nicht mehr sichtbaren Randzeilen ständig eingeschaltet ist.
- 20 Das Verfahren wird anhand von Ausführungsbeispielen mit Hilfe der Fig. 1 bis 5 näher erläutert.

Es zeigen

- 25 Fig. 1 ein Prinzipschaltbild zur Durchführung des erfindungsgemäßen Verfahrens,
 - Fig. 2 ein Prinzipschaltbild zur parallelen Codierung von Luminanz- und Farbdifferenzsignalen,
 - Fig. 3 den Aufbbau eines Codeblockes zur Fehlersicherung,
- 30 Fig. 4 ein Prinzipschaltbild für die serielle Verarbeitung von Bildsignalen und
 - Fig. 5 ein Prinzipschaltbild zur parallelen Verarbeitung von Bildsignalen.
- Fig. 1 zeigt sendeseitig die Reihenschaltung eines PCM-Coders 1 und eines FEC-Coders 4. Auf der Empfangsseite

A - 84 Pa 1946 DE

ist einem FEC-Decoder 5 ein PCM-Decoder 2 nachgeschaltet. Ein Fehlerausgang des FEC-Decoders 5 ist an eine Fehlerüberwachung 8 angeschlossen, deren Ausgang über einen Rückkanal RC in den FEC-Coder 4 auf der Sendeseite eingreift.

Das Videosignal V wird dem PCM-Coder l über dessen Eingang E zugeführt und vom PCM-Coder in gleichlange Datenwörter (PCM-Wörter) umgesetzt. Der Ausgang des DPCM-Coders ist mit dem Eingang EC des FEC-Coders 4 verbunden. 10 der bei einem gestörten Videokanal CA zwischen Sendeund Empfangseinrichtung die höchstwertigen Bits durch zusätzliche Prüfbits sichert. Das niederwertigste Bit oder auch mehrere niederwertige Bits werden dafür nicht 15 mehr übertragen. Der Ausgang AC des FEC-Coders 4 ist mit Übertragungseinrichtungen verbunden, die mittels einer geeigneten Modulation die Übertragung über den Videokanal ermöglichen. Dem Eingang ED des FEC-Decoders 5 werden bereits digitalisierte Daten von einer empfangsseitigen Übertragungseinrichtung zugeführt. Die Fehlerüberwachung überprüft ständig die Funktionsweise des FEC-Decoders. aus der Rückschlüsse auf die Bitfehlerrate zu ziehen sind. Daneben können auch die ständig übertragenen Synchronisationswörter überprüft werden. Über den Rückkanal RC wird der FEC-Coder bei einem gestörten Videokanal eingeschal-25 tet und bei einem ungestörten Videokanal wiederum ausgeschaltet. Dies Verfahren ist für zweiseitig gerichteten Betrieb, z.B. beim Fernsehtelefon, anwendbar. Die Einschaltung des empfangsseitigen FEC-Decoders 5 erfolgt 30 gegenüber dem FEC-Coder zeitverzögert z.B. durch ein Einschaltsignal.

Treten kurzfristig größere Bitfehlerraten auf als der FEC-Decoder verarbeiten kann, so kann auf ein Fehlerverdeckungsverfahren umgeschaltet werden. Hierbei werden beispielsweise gestörte Fernsehzeilen durch Fernsehzeilen des letzten Fernsehbildes ersetzt. Am Ausgang A des PCM-

Decoders 2 wird somit je nach Übertragungsverhältnissen des Videokanals ein optimales Videosignal abgegeben.

Anhand der Fig. 1 soll kurz die Umschaltmöglichkeit auf ein Fehlerverdeckungsverfahren erläutert werden. An den Ausgang des FEC-Decoders 5 ist ein Bildspeicher 71 angeschaltet, dessen Speicherkapazität einem Fernsehbild entspricht. Über einen Umschalter 70 kann wahlweise in Abhängigkeit von der Bitfehlerrate der Ausgang des FEC-Decoders 5 oder der Ausgang des Bildspeichers 71 an dem PCM-Decoder angeschaltet werden. Auf diese Weise wird eine gestörte Bildzeile durch eine ungestörte Bildzeile des vorangegangenen Fernsehbildes ersetzt.

Die Einschaltung des FEC-Coders kann bei Verteildiensten (Kabelfernsehen) natürlich auch über eine Zentrale erfolgen, die die Güte des Videokanals überwacht. Der empfangsseitige FEC-Decoder kann beurteilen, ob bei der empfangenen Information eine Fehlersicherung durchgeführt wurde und sich selbständig einschalten. Ebenso kann durch ein mit dem Videosignal übertragenes spezielles Einschaltsignal der FEC-Decoder auf Korrekturbetrieb umgeschaltet werden.

Dem PCM-Decoder 2 kann bei eingeschalteter Fehlerkorrektur
25 an Stelle des letzten Informationsbits jedes PCM-Datenwortes zweckmäßigerweise eine Zufallsfolge von logischen
Nullen und Einsen und zugeführt werden (Dither-Effekt).
Bei Dauer-Null bzw. Dauer-Eins ergeben sich kaum sichtbare Helligkeitsfehler.
30

Das Ein- und Ausschalten der Fehlerkorrektur und der Fehlerverdeckung erfolgt jeweils bei zwei unterschiedlichen Werten der Bitfehlerrate. Dadurch wird eine Hysterese erreicht, die ein zu häufiges Ein- und Ausschalten verhindert.

In Fig. 2 ist eine Anordnung zum getrennten Codieren des Luminanzsignals Y und der Farbdifferenzsignale U und V

35

5 - VPA 84 1 1946 DE

prinzipiell dargestellt. Das Luminanzsignal Y wird hier über einen ersten Eingang El einer Reihenschaltung eines analogen Tiefpasses 11, eines A/D-Umsetzers 12, eines Laufzeitgliedes 13 und eines FEC-Coders 14 zugeführt. Das 5 Farbdifferenzsignal U wird über einen zweiten Eingang E2 der Reihenschaltung eines zweiten analogen Tiefpasses 21, eines A/D-Umsetzers 22, eines digitalen Tiefpasses 23 und eines zweiten FEC-Coders 24 zugeführt. Ebenso liegt das zweite Farbdifferenzsignal V am Eingang E3 einer weiteren Reihenschaltung eines analogen Tiefpasses 31, eines A/D-Umsetzers 32, eines digitalen Tiefpasses 33 und eines dritten FEC-Coders 34 an. Die Ausgänge der Reihenschaltung sind mit den Eingängen eines Multiplexers 6 verbunden, der an seinem Ausgang AM das komplette Videosignal in digita-15 lisierter Form abgibt. Empfangsseitig teilt ein Demultiplexer 7, dem an seinen Eingang ED das komplette Videosignal zugeführt wird, wieder in ein Luminanzsignal Y und die beiden Farbdifferenzsignale U und V auf. Das Luminanzsignal wird hierbei von einer Reihenschaltung eines FEC-Decoders 15, eines Laufzeitgliedes 16, eines D/A-Um-20 setzers 17 und eines analogen Tiefpasses zurückgewonnen. Jedes Farbdifferenzsignal durchläuft dagegen die Reihenschaltung eines weiteren FEC-Decoders 25, eines Interpolationsfilters 26, eines Digital-Analog-Umsetzers 27 und eines analogen Filters. Die entsprechenden Baugruppen für die Verarbeitung des zweiten Farbdifferenzsignals V weisen die Bezeichnungen 35, 36, 37 und 38 auf. Das Luminanzsignal Y und die Chrominanzsignale U, V werden an den Ausgängen Al, A2 und A3 abgegeben.

30

Nach einer Bandbegrenzung durch einen analogen Tiefpaß wird jedes der Signale abgetastet und in PCM-Wörter umgesetzt. Diese werden bei Bedarf einer Fehlerkorrektur unterzogen. Um die Übertragungsrate bei den Farbdifferenzsignalen gegenüber der Übertragungsrate des Luminanzsignals herabzusetzen, ist der digitale Tiefpaß 23 bzw. 33

-6- VPA 84 P 1946 DE

vorgesehen, der eine Filterung der Farbdifferenzinformation in horizontaler oder/und vertikaler Richtung ermöglicht. Die Übertragungsrate für ein Farbdifferenzsignal beträgt im allgemeinen ein 1/4 bis 1/2 der Übertragungsrate

5 des Luminanzsignals. Durch die getrennte Codierung der Videosignalkomponenten wird eine geringere Verarbeitungsgeschwindigkeit erreicht. Statt der beiden für die Farbdifferenzsignale vorgesehenen FEC-Coder 24 und 34 kann auch ein nach dem Zeitmultiplexprinzip arbeitender FEC-Coder verwendet werden. Die Laufzeitglieder sorgen für die zeitliche Anpassung der Signale in den verschiedenen Verarbeitungszweigen. Die entsprechenden Überlegungen gelten ebenso für die Empfangsseite.

15 Alle FEC-Coder 14, 24 und 34 werden selbstverständlich über nur einen Rückkanal eingeschaltet.

In Fig. 3 ist ein gesicherter Datenblock dargestellt.

Jedes PCM-Wort enthält 8 Bits Il bis I8, die hier am

20 Ausgang des PCM-Coders als Informationsbits bezeichnet werden, wobei das achte Informationsbit bei der Anwendung eines Fehlerkorrekturverfahrens durch ein Prüfbit P ersetzt wird. In diesem Beispiel wird jeweils nur ein die vier höchstwertigen Informationsbits Il bis I4

25 umfassender Teil C jedes PCM-Wortes zur Codierung verwendet. Die niederwertigeren Informationsbits I5 bis I7, in Fig. 3 mit U bezeichnet, sind ungesichert, da sich eine Störung dieser Bits weniger stark bemerkbar macht. Bei einer vorgegebenen Anzahl von Prüfbits P wird dafür für die höchstwertigen Bits ein wirksamerer Schutz erzielt.

Zur Codierung können prinzipiell alle Arten fehlerkorrigierender Codes verwendet werden. Die Verwendung von Blockcodes ist jedoch im Hinblick auf die ebenfalls vorgebene Zeilenstruktur vorzuziehen. Entsprechend der Bitfehler-

84 : 1946 DE

VPA -

struktur des Videokanals sollten Blockcodes verwendet werden, die sowohl Einzelfehler als auch Fehlerbündel korrigieren können. Als FEC-Coder/Decoder kann beispiels-weise der Coder/Decoder Am 9520 der Fa. AMD Verwendung finden. Die Länge eines Codeblockes sollte ca. zwischen einem Viertel und einer Bildzeile und einer kompletten Bildzeile liegen.

Eine für die serielle Codierung geeignete Sende- und Empfangseinrichtung ist in Fig. 4 dargestellt. Ein Demultiplexer 70, an dessen Eingang EC das digitalisierte Videosignal VD anliegt, teilt dieses Signal in zwei Bitgruppen Il bis I4 und I5 bis I8 auf. Die erste Bitgruppe wird einen FEC-Coder 40 zugeführt, dessen Datenausgang ab den ersten Eingang eines Multiplexers 60 angeschal-15 tet ist. Die Bits I5 bis I8 werden über ein Laufzeitglied 43, dessen Laufzeit der Laufzeit des FEC-Coders 40 entspricht auf den zweiten Eingang des Multiplexers 60 geschaltet. An Stelle durch den entsprechend gesteuerten Multiplexer 60 über seinen dritten Eingang des achten Bits 20 18 wird bei Anwendung der Fehlerkorrektur ein Prüfbit P eingefügt, das in einem Speicher 9, der an den Prüfbitausgang des FEC-Coders angeschlossen ist, zwischengespeichert wurde. Die beiden Bitgruppen durch die Multiplexer 60 wird aneinandergereiht und an dem Ausgang AC 25 in serieller Form ausgesendet.

Die zugehörige Empfangseinrichtung enthält einen Demultiplexer 71 mit dem Eingang ED, an dessen ersten Ausgang ein
FEC-Decodierer 50 angeschaltet ist, dessen Ausgang wiederum mit einem ersten Eingang eines weiteren Multiplexers 61
verbunden ist. An den zweiten Ausgang des Demultiplexers 71
ist ein Laufzeitglied 53 eingeschaltet, dessen Ausgang mit
dem zweiten Eingang des Multiplexers 61 verbunden ist. Die
Laufzeitglieder 43 und 53 werden vorteilhaft durch Schieberegister realisiert. Das achte Bit jedes PCM-Wortes wird

VPA

84 P 1946 DE

über das Laufzeitglied 53 zeitgerecht dem FEC-Decoder 50 zugeführt. Bei Fehlerkorrekturbetrieb wird anstelle des achten Informationsbits I8 über einen weiteren Eingang des Multiplexers 61 jeweils ein Bit einer von einem Zufalls5 generator 19 erzeugte Bitfolge (Dithereffekt) übernommen. Am Ausgang A des Multiplexers 61 wird das korrigierte Videosignal VC abgegeben. Aus der in Fig. 4 dargestellten Anordnung kann leicht parallel arbeitende Anordnung entwickelt werden.

10

Fig. 5 zeigt eine solche Anordnung einer parallel arbeitenden Fehlersicherung. Die PCM-Wörter mit jeweils den Informationsbits die Il bis 18 liegen bereits in paralleler Form vor. Die ersten vier Informationsbits Il bis I4 15 werden den FEC-Codern 141 bis 144 zugeführt. Die Datenausgänge der FEC-Coder sind mit Eingängen eines Datenmultiplexers 59 verbunden. Die Prüfbitausgänge der FEC-Coder 141 bis 144 sind jeweils mit einem Zwischenspeicher 145 bis 148 verbunden, deren Ausgänge mit den Eingängen 20 eines weiteren Multiplexers 54 verbunden sind. Der Ausgang dieses Multiplexers führt auf einen Eingang einer Umschalteinrichtung 30, deren Ausgang mit einem weiteren Eingang des Datenmultiplexers 59 verbunden ist. Die Informationsbits I5 bis I8 sind den Eingängen von vier Laufzeitgliedern 25 55 bis 58 zugeführt. Die Ausgänge der ersten drei Laufzeitglieder 55 bis 57 sind direkt mit weiteren Eingängen des Multiplexers 55 verbunden. Der Ausgang des vierten Laufzeitgliedes 58 ist auf den zweiten Eingang der Umschalteinrichtung 30 geführt. Durch den parallelen Aufbau der Sendeein-30 richtung wird die Verarbeitungsgeschwindigkeit entsprechend herabgesetzt.

Da für jedes zu schützende Informationsbit Il bis I4 ein eigener FEC-Coder vorgesehen ist, kann dieser relativ ein-35 fach realisiert werden. Aus den Zwischenspeichern 145 bis 148 werden die Prüfbits über den Multiplexer 59 jeweils zum geeigneten Zeitpunkt ausgegeben, so daß an den Eingängen des Datenmultiplexers 59 gesicherte PCM-Wörter entsprechend dem in Fig. 3 dargestellten Codeblock anliegen. Durch den Datenmultiplexer 59 werden die parallel anliegenden Daten in einen seriellen Datenstrom verwandelt, der am Ausgang AM des Multiplexers angegeben wird. Die Verschachtelung der von den FEC-Codern abgegebenen Daten erhöht die Wirksam-keit des verwendeten Codes. Die Umschaltung zwischen Fehlerkorrekturbetrieb und ungesicherten Betrieb wird allein durch Betätigung des Umschalters 30 bewirkt. Da die Empfangseinrichtung entsprechend aufgebaut ist, braucht hier nicht mehr auf sie eingegangen zu werden.

Vollständigkeitshalber sei noch erwähnt, daß das beschriebene Verfahren natürlich auch bei der Tonprogrammübertragung anwendbar ist.

10 Patentansprüche

20 5 Figuren


10

Nummer:


Int. Cl.4: Anmeldetag: Offenlegungstag: H 04 N 7/13 26. November 1984 28. Mai 1986

34 43 041

-15.








84 P 1946 DE

FIG 5



PTO 05-436

German Patent No. 34 43 041 A1 (Offenlegungsschrift)

METHOD FOR IMPROVING THE TRANSMISSION QUALITY OF PCM-CODED VIDEO SIGNALS

Herbert Strehl

UNITED STATES PATENT AND TRADEMARK OFFICE WASHINGTON, D.C. NOVEMBER 2004
TRANSLATED BY THE RALPH MCELROY TRANSLATION COMPANY

FEDERAL REPUBLIC OF GERMANY GERMAN PATENT OFFICE PATENT NO. 34 43 041 A1

(Offenlegungsschrift)

Int. C1.4:

H 04 N 7/13 H 04 N 11/04 H 04 N 11/08 H 04 N 5/21

Filing No.:

P 34 43 041.5

Filing Date:

November 26, 1984

Date Laid Open to Public Inspection:

May 28, 1986

METHOD FOR IMPROVING THE TRANSMISSION QUALITY OF PCM-CODED VIDEO SIGNALS

[Verfahren zur Verbesserung der Übertragungsqualität von PCM-codierten Bildsignalen]

Inventor:

Herbert Strehl

Applicant:

Siemens AG

Claims

- */1
- 1. Method for improving the transmission quality of video signals, whose sample values are transmitted in coded form as PCM words over a video channel, characterized in that for a noisy transmission, the number of information bits (I1-I8) of the PCM words is reduced, at least the highest-order information bits (I1-I4) are protected by test bits (P) of an error-correcting code, which are transmitted instead of lower-order information bits (I8, ...), and for a non-noisy transmission, all information bits (I1-I8) of the PCM words are used for coding the sample values.
- 2. Method according to Claim 1, characterized in that for a very noisy transmission, on the receiver side an error-hiding method is applied for reducing the apparent noise.
- 3. Method according to Claim 1 or Claim 2, characterized in that only the highest-order bits (I1-I4) of the PCM words are protected by an error-correcting block code.

^{* [}Numbers in right margin indicate pagination of the original text.]

/2

- 4. Method according to Claim 3, characterized in that the PCM words each contain 8 bits, the four highest-order information bits (I1-I4) are protected by an error-correcting block code, and instead of the eighth information bit (I8), a test bit (P) is transmitted.
- 5. Method according to one of the preceding claims, characterized in that for bidirectional transmission, an automatic switch between error-correcting and unprotected operation is realized via a return channel (RC) as a function of the determined transmission error rate.
- 6. Method according to one of Claims 1-4, characterized in that for a distributed transmission, an automatic switch between error-correcting and unprotected operation is performed based on the transmission error rates determined on the receiver side by a central monitoring location.
- 7. Method according to Claim 5 or Claim 6, characterized in that the PCM words of the boundary symbols of video and/or sample values are transmitted in protected form during the blanking intervals and the transmission error rate is determined on the receiver side by checking the code rules.
- 8. Method according to one of the preceding claims, characterized in that each PCM word is processed in parallel.
- 9. Arrangement for performing the method according to one of the preceding claims, characterized in that an FEC coder (141-144) is provided on the transmitter side for each information bit (I1-I4) to be protected, the test-bit outputs of the FEC coder (141-144) are connected to buffers (145-148), whose outputs are assembled by a multiplexer (54), delay units (55-58) are provided corresponding to the number of remaining information bits (I5-I8), which exhibit the delay time of the FEC coder (141-145), a switching device (30) is provided, by means of which the test bits (P) or the corresponding lowest-order information bits (I8, ...) are supplied selectively via the multiplexer (54) to an input of a data multiplexer (59), whose remaining inputs are connected to the data outputs of the FEC coder (141-144) and the outputs of the delay units (55-58).
- 10. Arrangement according to Claim 9, characterized in that a PCM coder is provided, which outputs on its outputs luminance and chrominance signals (Y, U, V) in parallel form in the time-multiplexed method, and the outputs of the PCM coder (1) are connected to corresponding inputs of the FEC coder (141-145) and the delay units (55-58).

The invention pertains to a method for improving the transmission quality according to the preamble of Claim 1.

For the transmission of digitized video signals over short distances, a very low bit error rate can be expected, so that error protection appears to be unnecessary. However, for transmission

/3

over greater distances, over directional radio, or over satellite paths, it is to be expected that the bit error rate recommended by CCI will be partially exceeded. A bit error rate of just 10⁻⁶ would cause clearly visible noise in the PCM-coded 140 Mbps video channel (PCM pulse-code modulation).

The application of error correction methods in the transmission of digitized video signals is known in principle, but because all error protection methods require additional transmission capacity, correction methods are currently not yet being applied.

The problem of the invention is to disclose a method for improving the transmission quality for PCM-coded video signals, which increases the transmission rate not at all or only insignificantly.

Starting with the method given in the introduction, this problem is solved by the features given in the characterizing portion of Claim 1. In addition, an advantageous arrangement for performing the method is disclosed.

For the method, it is especially advantageous that error correction-suitable coding (FEC) is only performed for a noisy video channel. In this way, the data rate is not increased, because less bits are then used for coding a PCM word. In contrast, for a non-noisy transmission channel, the entire transmission capacity is available to produce an optimal video resolution. For a very noisy connection, for which the use of error correction does not appear to be useful, one of the known error hiding methods can also be applied.

The correction device, which, e.g., is continuously on in the no longer visible boundary lines, can likewise be used to monitor the bit error rate.

The method is explained in more detail with reference to embodiments with the aid of Figures 1-5.

Shown are:

signals,

Figure 1, a block circuit diagram for performing the method according to the invention, Figure 2, a block circuit diagram for parallel coding of luminance and color-difference

Figure 3, the structure of a code block for error protection,

Figure 4, a block circuit diagram for the serial processing of video signals, and

Figure 5, a block circuit diagram for parallel processing of video signals.

Figure 1 shows on the transmitter side the series circuit of a PCM coder 1 and an FEC coder 4. On the receiver side, a PCM decoder 2 is connected after an FEC decoder 5. An error output of the FEC decoder 5 is connected to an error monitor 8, whose output is connected to the FEC coder 4 on the transmitter side via a return channel RC.

The video signal V is supplied to the PCM coder 1 via its input E and converted into equal-length data words (PCM words) by the PCM coder. The output of the DPCM coder is connected to the input EC of the FEC coder 4, which protects the highest-order bits by additional

/5

test bits for a noisy video channel CA between the transmitter and receiver devices. The lowest-order bit or also several lower-order bits are thus no longer transmitted. The output AC of the FEC coder 4 is connected to transmitter devices, which enable the transmission over the video channel by means of suitable modulation. Already digitized data from a receiver-side transmitter device is supplied to the input ED of the FEC decoder 5. The error monitoring constantly checks the function of the FEC decoder in order to draw conclusions on the bit error rate. In addition, the constantly transmitted synchronization words can also be monitored. The FEC coder is turned on via the return channel RC for a noisy video channel and turned off again for a non-noisy video channel. This method can be applied for bidirectional operation, e.g., for videophones. The receiver-side FEC decoder 5 is turned on time-delayed relative to the FEC coder, e.g., by a turn-on signal.

If temporarily greater bit error rates appear than the FEC decoder can process, then the device can switch to an error hiding method. Here, e.g., noisy television lines are replaced with television lines from the last television frame. At the output A of the PCM decoder 2, an optimal video signal is output according to the transmission properties of the video channel.

With reference to Figure 1, the ability to switch to an error-hiding method shall be briefly explained. A video memory 71, whose memory capacity corresponds to one television frame, is connected to the output of the FEC decoder 5. By means of a switch over device 70, the output of the FEC decoder 5 or the output of the video memory 71 can be selectively connected to the PCM decoder as a function of the bit error rate. In this way, a noisy video line is replaced with a non-noisy video line of the preceding television frame.

Naturally, the FEC coder can also be turned on for distribution services (cable television) by means of a central office, which monitors the quality of the video channel. The receiver-side FEC decoder can determine whether error protection was performed for the received information and then turn on automatically. Likewise, the FEC decoder can be switched to correction operation by a special switch-on signal transmitted with the video signal.

Advantageously, a random sequence of logical ones and zeros can be supplied to the PCM decoder 2 in the position of the last information bit of each PCM data word (dither effect). A continuous zero or continuous one produces barely visible brightness errors.

The error correction and the error hiding are each turned on and off by two different values of the bit error rate. This produces a hysteresis, which prevents turning on and off too frequently.

In Figure 2, an arrangement for separate coding of the luminance signal Y and the color-difference signals U and V are shown in principle. The luminance signal Y is here supplied via a first input E1 to a series circuit of an analog low-pass filter 11, an A/D converter 12, a delay unit 13, and an FEC coder 14. The color-difference signal U is supplied via a second input E2 to the series circuit of a second analog low-pass filter 21, an A/D converter 22, a digital

/7

low-pass filter 23, and a second FEC coder 24. Likewise, the second color-difference signal V connects to the input E3 of another series circuit of an analog low-pass filter 31, an A/D converter 32, a digital low-pass filter 33, and a third FEC coder 34. The outputs of the series circuit are connected to the inputs of a multiplexer 6, which outputs on its output AM the complete video signal in digitized form. On the receiver side, the complete video signal is applied to the input ED of the demultiplexer 7, which divides the video signal again into a luminance signal Y and the two color-difference signals U and V. The luminance signal is here recovered by a series circuit of an FEC decoder 15, a delay unit 16, a D/A converter 17, and an analog low-pass filter. In contrast, each color-difference signal passes through the series circuit of another FEC decoder 25, an interpolation filter 26, a digital/analog converter 27, and an analog filter. The corresponding elements for processing the second color-difference signal V have the designations 35, 36, 37, and 38. The luminance signal Y and the chrominance signals U, V are output to the outputs A1, A2, and A3.

According to a band limitation by an analog low-pass filter, each of the signals is sampled and converted into PCM words. These are subjected to error correction if necessary. To lower the transmission rate for the color-difference signals relative to the transmission rate of the luminance signal, there is the digital low-pass filter 23 or 33, which enables filtering of the color-difference information in the horizontal and/or vertical direction. The transmission rate for a color-difference signal generally equals 1/4 to 1/2 the transmission rate of the luminance signal. The separate coding of the video-signal components achieves a lower processing speed. Instead of the two FEC coders 24 and 34 provided for the color-difference signals, an FEC coder working according to the time-multiplex principle can also be used. The delay units allow time adaptation of the signals in the various processing branches. The corresponding considerations also apply for the receiver side.

All FEC coders 14, 24, and 34 are obviously turned on by only one return channel.

In Figure 3, a protected data block is shown. Each PCM word contains 8 bits I1 to I8, which here are designated on the output of the PCM coder as information bits, with the eighth information bit being replaced by a test bit P for the application of an error correction method. In this example, only one part C containing the four highest-order information bits I1 to I4 for each PCM word is used for coding. The lower-order information bits I5 to I7, designated U in Figure 3, are unprotected, because noise in these bits is less noticeable. Therefore, for the highest-order bits, more effective protection is achieved for a preset number of test bits P.

For coding, in principle, all types of error correcting codes can be used. However, the use of block codes is preferred relative to the also preset line structure. Corresponding to the bit error structure of the video channel, block codes, which can correct both individual errors and also error bundles, should be used. For example, the coder/decoder Am 9520 made by AMD can be

/9

used as the FEC coder/decoder. The length of a code block should be between approximately one-fourth of a video line and one complete video line.

A transmitter and receiver device suitable for serial coding is shown in Figure 4. A demultiplexer 70, on whose input EC, the digitized video signal VD is applied, divides this signal into two bit groups I1 to I4 and I5 to I8. The first bit group is supplied to an FEC coder 40, whose data output is connected to the first input of a multiplexer 60. The bits I5 to I8 are connected to the second input of the multiplexer 60 via a delay unit 43, whose delay time corresponds to the delay time of the FEC coder 40. For the application of error correction, a test bit P, which was buffered in a memory 9, which is connected to the test-bit output of the FEC coder, is inserted in position by the correspondingly controlled multiplexer 60 via its third input of the eighth bit I8. The two bit groups pass through the multiplexer 60 one after the other in series and are transmitted to the output AC in serial form.


The associated receiver device contains a demultiplexer 71 with the input ED. The first output of this demultiplexer is connected to an FEC decoder 50, whose output is connected in turn to a first input of another multiplexer 61. A delay unit 53, whose output is connected to the second input of the multiplexer 61, is connected to the second output of the demultiplexer 71. The delay units 43 and 53 are advantageously realized by shift registers. The eighth bit of each PCM word is supplied time-corrected via the delay unit 53 to the FEC decoder 50. In error correction operation, instead of the eighth information bit I8, a bit from a bit sequence (dither effect) generated by a random generator 19 is taken via another input of the multiplexer 61. The corrected video signal VC is output at the output A of the multiplexer 61. Arrangements working in parallel can be easily developed from the arrangement shown in Figure 4.

Figure 5 shows one such arrangement of an error protection device working in parallel. The PCM words, each with information bits I1 to I8, are already in parallel form. The first four information bits I1 to I4 are supplied to the FEC coders 141 to 144. The data outputs of the FEC coders are connected to the inputs of a data multiplexer 59. The test-bit outputs of the FEC coders 141 to 144 are each connected to a buffer 145 to 148, whose outputs are connected to the inputs of another multiplexer 54. The output of this multiplexer leads to an input of a switchover device 30, whose output is connected to another input of the data multiplexer 59. The information bits I5 to I8 are supplied to the inputs of four delay units 55 to 58. The outputs of the first three delay units 55 to 57 are directly connected to other inputs of the multiplexer 55. The output of the fourth delay unit 58 is led to the second input of the switchover device 30. The processing speed is reduced correspondingly by the parallel construction of the transmitter device.

Because a separate FEC coder is provided for each information bit I1 to I4 to be protected, this can be realized relatively easily. From the buffers 145 to 148, the test bits are output via the multiplexer 59 each at the suitable time, so that protected PCM words are applied to the inputs

of the data multiplexer 59 corresponding to the code block shown in Figure 3. The data multiplexer 59 converts the data applied in parallel into a serial data stream, which is given at the output AM of the multiplexer. The interleaving of the data output by the FEC coders increases the efficiency of the code. The switch over between error correction operation and unprotected operation is produced just by activating the switchover device 30. Because the receiver device is built correspondingly, it need not be further discussed here.

For the sake of completeness, it should also be mentioned that the described method naturally can also be applied to audio-program transmission.






FIG 5

